電子設(shè)計自動化工具(SynaptiCAD Product Suite)

2024-11-22發(fā)布者:zhangliang大?。?/span> 下載:0

文件大小:

軟件介紹

SynaptiCAD Product Suite是一款電子器件互動交流設(shè)計工具,這一互動交流定義圍繞于全部的插口。您可以進(jìn)行剖析和仿真模擬設(shè)計構(gòu)思,無需經(jīng)進(jìn)行全部電源電路模型或平面圖,協(xié)助技術(shù)工程師她們的設(shè)計方案開展批判性思考的思考。

軟件特色

1.TestBencher Pro:用以從孤立于語言表達(dá)的時鐘頻率邏輯性表轉(zhuǎn)化成互動式VHDL,Verilog, OpenVera,e, 和TestBuilder 測試標(biāo)準(zhǔn)及系統(tǒng)總線作用的模型。轉(zhuǎn)化成的測試標(biāo)準(zhǔn)能給予根據(jù)模擬仿真相對應(yīng)的差異的激起空間向量,便于于測試標(biāo)準(zhǔn)作用做為一個被測試系統(tǒng)軟件自然環(huán)境的姿勢模型一切正常工作中。 TestBencher Pro是一個出色的測試規(guī)模性FPGA 和 ASIC設(shè)計方案的專用工具。

2.BugHunter Pro:一款用以 Verilog, VHDL 和 C 模擬器的圖型調(diào)節(jié)系統(tǒng)軟件。BugHunter 適用全部關(guān)鍵的 HDL 模擬器,其具體作用包含:單一流程調(diào)節(jié)、波形數(shù)據(jù)信息推流、項(xiàng)目風(fēng)險管理這些??梢蕴綔y程序流程與協(xié)助體系的互動全過程進(jìn)而發(fā)覺存在的問題。

3.VeriLogger Pro:Verilog模擬器手機(jī)軟件。給予一個綜合性了傳統(tǒng)式Verilog模擬器全部特點(diǎn)的模擬仿真自然環(huán)境,它具備強(qiáng)勁的圖型測試矢量素材發(fā)生器。VeriLogger的迅速模型測試使消費(fèi)者可以對設(shè)計方案中的每一個模型開展“自底向上”的測試。

4.WaveFormer Pro:由狀態(tài)圖解析器、模擬器和測試空間向量制作器組成。它為設(shè)計方案工作人員給予了一個融合的自然環(huán)境,可以用于開發(fā)設(shè)計數(shù)據(jù)和仿真模擬路線的狀態(tài)圖。WaveFormer Pro可以由Spice模擬器,Mathematica,或Matlab等專用工具鍵入仿真模擬數(shù)據(jù)信息。還能夠運(yùn)用WaveFormer Pro 內(nèi)部有著的波形涵數(shù)立即轉(zhuǎn)化成模擬信號;或是將從系統(tǒng)總線上獲得的模擬信號轉(zhuǎn)換成模擬信號。還能夠?qū)⒛M信號波形逐段線形地轉(zhuǎn)換成Spice模擬器的工作電壓信號源。

5.SimuTAG:一款功能齊全和即時地核實(shí)出 FPGAs 的不正確的系統(tǒng)軟件。可經(jīng)過較為FPGA 作用標(biāo)準(zhǔn)反證RTL款式仿真模擬標(biāo)準(zhǔn),快速發(fā)覺邏輯性和綜合性不正確。

6.PinPort:給予數(shù)據(jù)硬件配置與Verilog 或C 的虛似插口自然環(huán)境。

7.DataSheet Pro:時刻表文件夾管理專用工具。

8.Timing Diagrammer Pro:時刻表設(shè)計工具。

9.Gigawave Viewer:波形觀測器。

image.png

發(fā)表評論(共0條評論)
請自覺遵守互聯(lián)網(wǎng)相關(guān)政策法規(guī),評論內(nèi)容只代表網(wǎng)友觀點(diǎn),發(fā)表審核后顯示!

版權(quán)聲明:

1 本站所有資源(含游戲)均是軟件作者、開發(fā)商投稿,任何涉及商業(yè)盈利目的均不得使用,否則產(chǎn)生的一切后果將由您自己承擔(dān)!

2 本站將不對任何資源負(fù)法律責(zé)任,所有資源請在下載后24小時內(nèi)刪除。

3 若有關(guān)在線投稿、無法下載等問題,請與本站客服人員聯(lián)系。

4 如侵犯了您的版權(quán)、商標(biāo)等,請立刻聯(lián)系我們并具體說明情況后,本站將盡快處理刪除,聯(lián)系QQ:2499894784

返回頂部